1200VクラスのSBD内蔵SiCトランジスタ

【　概　要　】

　産業技術総合研究所（産総研、中鉢良治理事長）先進パワーエレクトロニクス研究センター（奥村元研究センター長）ＳｉＣパワーデバイスチーム　原田信介研究チーム長らのグループは、富士電機との共同研究で、炭化ケイ素（ＳｉＣ）半導体を用いた１２００Ｖ耐電圧（耐圧）クラスのトランジスタである縦型ＭＯＳＦＥＴとして、低いオン抵抗と内蔵ダイオードの高い信頼性を両立した独自構造のデバイス（ＳＷＩＴＣＨ−ＭＯＳ：ＳＢＤ−Ｗａｌｌ　Ｉｎｔｅｇｒａｔｅｄ　Ｔｒｅｎｃｈ　ＭＯＳ）を開発し、量産レベルの試作品で性能を実証した（図１）。

[図1]今回開発したトランジスタ（SWITCH-MOS）の断面構造図

　ＳｉＣデバイスだけを用いたパワーモジュール（オールＳｉＣモジュール）により、電力変換（直流・交流変換や電圧変換）が大幅に高効率化すると考えられている。その低コスト化、高信頼性化にはＳＢＤ（ショットキーバリアダイオード）内蔵型ＭＯＳＦＥＴを用いることが有効とされているが、これまで３３００Ｖクラス以上の比較的高い耐圧のＭＯＳＦＥＴでだけ信頼性向上の効果が実証されていた。今回開発したＳＷＩＴＣＨ−ＭＯＳはトレンチ型ＭＯＳＦＥＴにトレンチＳＢＤを内蔵することで、１２００Ｖクラスの低い耐圧デバイスでも高い信頼性が実証できた。従来技術では信頼性向上の効果が低いために１２００Ｖ耐圧クラスでは困難であったＳｉＣ−ＭＯＳＦＥＴとＳｉＣ−ＳＢＤの一体化が量産試作レベルで実証できたので、今後はハイブリッド電気自動車（ＨＥＶ）／電気自動車（ＥＶ）の電力変換システムでの使用が期待されるオールＳｉＣモジュールの市場導入が大幅に前進すると期待される。

　この成果の詳細は、米国サンフランシスコ市で開催のＩＥＤＭ　２０１７（Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　Ｍｅｅｔｉｎｇ）で２０１７年１２月４日（現地時間）に発表された。

【　研究の経緯　】

　産総研はパワーエレクトロニクスを、産総研が大学や研究機関４機関と連携するオープンイノベーション拠点ＴＩＡの戦略的研究領域の一つと位置付け、ＳｉＣパワーデバイスの量産試作ラインを整備し、民活型共同研究体「つくばパワーエレクトロニクスコンステレーション（ＴＰＥＣ）」を発足させ、ＳｉＣパワーデバイスの量産試作技術開発に関する共同研究を推進してきた。富士電機との共同研究ではこれまで独自構造のＳｉＣパワーＭＯＳＦＥＴ（トランジスタ）として、第１世代のプレーナー型ＭＯＳＦＥＴ（ＩＥ−ＭＯＳＦＥＴ）、第２世代のトレンチ型ＭＯＳＦＥＴ（ＩＥ−ＵＭＯＳＦＥＴ）を開発し、量産試作を実証してきている。今回はＳｉＣパワーデバイスのボリュームゾーンと目される１２００Ｖクラスでの高性能化、高機能化を目指し、ＩＥ−ＵＭＯＳＦＥＴを基本構造としたＳＢＤ内蔵タイプのデバイス開発を行った。

【　研究の内容　】

[図2]ショットキーバリアダイオード（SBD） 内臓MOSFET（トランジスタ）の一般構造

　図２にＳＢＤ内蔵ＭＯＳＦＥＴの一般構造を示す。パワーモジュールを構成するＳｉＣ−ＳＢＤの代わりにＳｉＣ−ＭＯＳＦＥＴに構造的に内包されているＰｉＮダイオードが使えればＳＢＤが不要となり低コスト化できるが、ＳｉＣのＰｉＮダイオードには順方向に電圧をかけていると電流が徐々に低下してしまう順方向劣化があり、信頼性に問題があった。これは電流を構成する電子と正孔が、ウエハー内の転位で再結合し消滅する現象である。これに対して、ＳＢＤ内蔵ＭＯＳＦＥＴは、ＳＢＤの電流が電子だけなのでダイオードの順方向劣化がないと期待されていた。しかしながら、順方向電圧が上昇し、内蔵ＰｉＮダイオードにかかる電圧（ＶＰｉＮ）がある値を超えると、ＰｉＮダイオードの動作が始まり順方向劣化を引き起こすので、開発のポイントはいかにしてＶＰｉＮを抑えて、ＰｉＮダイオードを不活性化するかであった。

　図３に開発したＳＷＩＴＣＨ−ＭＯＳ（ＳＢＤ−Ｗａｌｌ　Ｉｎｔｅｇｒａｔｅｄ　Ｔｒｅｎｃｈ　ＭＯＳ）の構造、および内蔵ダイオードに順方向電圧をかけたときの電圧分担を示す。耐圧保持領域となるドリフト層の電圧分担（Ｖドリフト）を大きくすれば、その分ＶＰｉＮが下げられ効果的であるが、その効果は高い耐圧クラスのデバイスに限られる。今回、Ｖドリフトが小さい低い耐圧クラスにおいてもＶＰｉＮを抑えられるよう、ＶＰｉＮがＳＢＤ部の電圧分担（ＶＳＢＤ）と　Ｐ型領域周囲の電流広がり領域の電圧分担（Ｖ広がり）の和に等しいことに着目し、Ｖ広がりの低減を目指した。Ｖ広がりを低減させるためには、セルピッチを小さくすれば良いので、開発したＳＷＩＴＣＨ−ＭＯＳはセルピッチの狭い低オン抵抗のトレンチ型ＭＯＳＦＥＴのＩＥ−ＵＭＯＳＦＥＴを基本構造として、トレンチゲートの電界緩和層の埋め込みｐプラス層上にトレンチを形成し、その側壁にＳＢＤ−ｗａｌｌを内蔵した。その結果、ＳＢＤを内蔵してもＩＥ−ＵＭＯＳＦＥＴ単体と比べて必要なエリアが拡大することなく５μｍのセルピッチが保たれるので、ｐ型領域幅を最小限に抑えてＶ広がりを低減できた。

[図3]今回開発したデバイスSWITCH-MOSの内臓 ダイオードがオン状態における電圧分担

[図4]今回開発したデバイスSWITCH-MOSの 内臓ダイオードの順方向電流一電圧特性

[図5]今回開発したデバイスSWITCH-MOSの 順方向電流ストレス後の フォトルミネッセンス像

　図４中の変曲点（十字）に示すように、１２００Ｖ耐圧クラスのＳＷＩＴＣＨ−ＭＯＳでセルピッチが１６μｍと広い場合はＰｉＮダイオードが約３００Ａ／ｃｍ²の低い電流密度で動作を開始してしまい、ＳＢＤを内蔵しない従来型ＵＭＯＳＦＥＴとほぼ同じ電流−電圧特性を示したが、セルピッチが５μｍと狭いＳＷＩＴＣＨ−ＭＯＳではＶ広がりが抑制されており、電流密度２８００Ａ／ｃｍ²までＰｉＮダイオードの動作を不活性化できた。

　図５は順方向劣化試験後のフォトルミネッセンス像であるが、従来型トランジスタＵＭＯＳＦＥＴはＰｉＮダイオードが動作して順方向劣化したため積層欠陥が広がっているのに対し、今回開発した独自デバイスであるセルピッチ５μｍのＳＷＩＴＣＨ−ＭＯＳは、積層欠陥の広がりがなく順方向劣化していないのが分かる。今回開発したセルピッチ５μｍのＳＷＩＴＣＨ−ＭＯＳでは、これまで問題であった１２００Ｖ耐圧クラスのＳｉＣ−ＭＯＳＦＥＴのＰｉＮダイオードの順方向劣化問題が解消され、高い信頼性が実現したと言える。

【　今後の予定　】

　企業での事業化を念頭に企業連携を更に強化し、デバイス構造多層化などの複雑化や、製造プロセスの高度化を進めると同時に、パッケージング技術などの周辺技術開発も進める。

＜資料提供：産業技術総合研究所＞