050210_04
世界最小の消費電力を達成した高速・高分解能AD変換器  富士通研究所は、パイプライン方式を用いた高速・高分解能なアナログデジタル変換器の低消費電力化技術を開発した。 高速・高分解能なアナログデジタル変換器を実現する技術として、パイプライン方式と呼ばれる回路方式がある。この方式では、複数のアナログデジタル変換器を直列に配置し、アナログ信号を段階的にデジタル化していく。パイプライン方式では初段のアナログデジタル変換器に最も精度が要求されるため、従来の回路ではアンプを二つ用いていた。このため初段の消費電力が大きくアナログデジタル変換回路全体の約50%を占めている。 今回開発したのは、初段の回路を一つのアンプだけで構成する回路技術。従来初段回路で必要とされた二つのアンプ、入力アナログ信号を保持するためのアンプと次段の回路のための入力信号を生成するアンプを、回路の工夫で一つにまとめ、初段の消費電力を減らした。回路の作成には0.18μmのCMOSプロセス技術を用いている。電源電圧は1.8V。 この技術により分解能10ビット、信号変換速度125Mサンプル/秒のアナログデジタル変換器としては世界最小の消費電力40mWを実現した。初段回路としては、消費電力を約50%、デジタルアナログ変換器全体としては消費電力を約25%減らしている。今後は、富士通が提供するデジタル民生機器向けのシステムLSIへの適用を進め画像機器、通信機器向けシステムLSIの低消費電力化を図っていく。 今回の新技術は、六日から米国サンフランシスコで開催されているISSCC（国際固体素子乖回路会議）2005で発表された。 |
||||||||||||