050126_01東芝

050126_01
　

日付		メーカー名	製品分類	分類	用途
1月26日	050126_01	東芝	半導体集積回路	ASIC/ロジック/ゲートアレイ	一般産業用

システムＬＳＩの動作時の消費電力低減用部分制御ｆＶ制御技術

東芝は25日、システムLSIの動作モジュールごとに動作周波数と電源電圧を最適制御することで動作時の消費電力を低減する「部分ｆV（周波数・電圧）制御技術」を開発したと発表した。

これに合わせて、この技術と待機時のリーク電流を低減する「Selective-MT技術」を反映した新たな設計環境「東芝低消費電力プラットフォーム」の整備を行い、SoC（システム・オン・チップ）製品への適用を開始する。

微細プロセス化の進展に伴い、システムLSIにおいてリーク電流制御の必要性が高まっている。とくにバッテリーによる長時間駆動が求められる携帯情報端末向けの製品では、高機能化に伴う消費電力の増加から低消費電力化が求められている。

同社は、このようなニーズに応えるため、低しきい値電圧のセルのグラウンド線側に高Vthのスイッチセルを設け、スタンバイ時にスイッチセルをオフにすることで待機時のリーク電流を低減するSelective-MT技術を実用化している。

今回、動作時の消費電力低減技術として、システムLSI上の動作モジュールごとに処理量の予測を行い、動作周波数を落とすことのできるモジュールの動作電圧を下げることで、スイッチング電流とリーク電流を抑える部分ｆV制御技術を開発した。

チップ全体の設計を見直してｆV制御を行うことで低消費電力を実現する手法と異なり、部分ｆV制御技術は動作モジュールごとに消費電力を低減することができる。このため、設計期間短縮のために製品に搭載するそれぞれの機能をIP化して再利用するケースの多いSoC製品に適している。

この部分ｆV制御は、東芝低消費電力プラットフォームに順次実装を進めていく予定で、シノプシス社のツールで利用可能である。同社では、この技術を利用した携帯情報端末向けチップ（MeP）の試作を行っており、対象となる動作モジュールの消費電力が40%低減できることを確認している。この技術は、27日から28日まで横浜市のパシフィコ横浜で開催されるEDSフェア2005で展示される予定。