分散処理ソフトアーキテクチャ採用のシステムLSI

　パナソニックは、高速並列メディア処理プロセッサにアプリケーション処理を分担させた業界初の分散処理ソフトアーキテクチャを採用したスマート端末用システムLSIを開発した。

　高速アプリケーション処理CPU「ARM　Coretex―A9」とAVコンテンツをリアルタイムに処理できる高速並列メディア処理プロセッサ「IPP3」を搭載。高速アプリケーション処理ＣＰＵの負荷を低減し、動画の高速早送りやブラウザ画面のスムーズなスクロールなどを可能にした。ネットワークなどで配信される様々な映像に対して伝送レートに応じて最適な補正をかけることもできる。

　１３年１月からサンプル出荷を開始し、2月から量産する予定。まずスマートTV、車載スマートディスプレイから供給する。スマートPOS端末や学校向けスマートディスプレイ、サイネージディスプレイなどのスマート端末での需要を見込んでいる。前工程は台湾のTSMCに、後工程は台湾系など複数のファウンドリに委託する。2―3年で数千万個の販売を見込んでいる。

　開発したシステムLSIは40ナノメートルCMOSプレセスを採用。高速アプリケーション処理CPUと高速並列メディア処理プロセッサを並列に連携させて動作させる同社独自のユニフィエ技術をベースに、両回路のほか、テレビ復調、ストリームI／O、メモリー制御、AV入出力処理の各回路を１チップ化。従来の高級型と実用上、遜色のない性能を持つ普及型スマート端末用システムＬＳＩに仕上げた。

　１チップ化によりスマート端末の信号処理回路の消費電力を、これまでより約30％削減できた。また、スタンバイマイコン、Ether―PHYの周辺ＬＳＩ２個を不要にした。外部メモリーも１ギガビットDDRを4個から２個に削減。1ギガビットフラッシュメモリー１個と合わせて３個にし、実装面積を約60％削減した。