マイクロコンピュータ向け1.6ミリ角の8ビットマイコン

　ルネサス　エレクトロニクスは、マイクロコンピュータ向けに超小型ＬＳＩパッケージ技術の開発に成功した。

　 新技術はＦＯ―ＷＬＰ（ファンアウト型ウエハーレベルパッケージ）の一種で、ＬＳＩの積層技術であるウエハーレベルの多層配線形成技術と接合技術を応用して、マイクロコンピュータ向け超小型パッケージとして開発した。この技術を適用したマイクロコンピュータは１１年末のサンプル出荷開始を計画している。

　 今回開発のＦＯ―ＷＬＰは、（１）支持体ウエハー上に形成した配線体へのＣＰＢ　（銅ピラーバンプ）の形成（２）電極パッドに無電解メッキ処理を行ったチップを高速で接合するＣ２Ｗ　（チップとウエハー）接合技術（３）ウエハー全体をモールド封止するプロセスにおいて約１０マイクロメートルのチップ―配線体間のギャップも一括で封止できる生産性の高いウエハーモールド・アンダーフィル技術――により実現した。

　 新技術のＦＯ―ＷＬＰの適用で、従来は３.０×３.０×０.７ミリメートルのパッケージへ封入していたチップサイズ１.６ミリ角の８ビットマイクロコンピュータを、体積８０％減となる２.０×２.０×０.３ミリのパッケージへ封止することに成功した。

　 配線体はポリイミドと銅により形成された２層メタル配線で、最小線幅/スペースは１５マイクロメートル/１０マイクロメートル、層間ビアサイズは２０マイクロメートル。

　 さらに、今回開発したウエハーレベルの再配線技術を、複数のチップを横に並べて高密度な配線で相互接続する形で応用することにより、１個のチップを封入した通常パッケージと同等サイズへ小型化・高集積化できる新パッケージも実現可能としている。

　 なお、同社は今回の成果を、９月１４日から１６日まで、ドイツのベルリン市で開催された実装技術の学会「Ｔｈｅ　Ｅｌｅｃｔｒｏｎｉｃｓ　Ｓｙｓｔｅｍ　Ｉｎｔｅｇｒａｔｉｏｎ　Ｔｅｃｈｎｏｌｏｇｙ　Ｃｏｎｆｅｒｅｎｃｅｓ（ＥＳＴＣ　２０１０）」で、現地時間の１６日に発表した。