45ナノ世代CMOSロジックプロセスで耐圧10Vトランジスタ

　富士通研究所と富士通マイクロエレクトロニクスは、４５ナノ世代ＣＭＯＳロジックプロセスで世界初の耐圧１０Ｖを実現するトランジスタを開発した。高周波向けのパワーアンプを、ＣＭＯＳロジック制御回路と１チップに集積できる。この技術は、１５日から米国で開催中の半導体の国際学会「ＩＥＤＭ」（国際電子デバイス会議）で発表する。

　 開発した高耐圧トランジスタは、ドレイン側に不純物を低濃度で注入した領域（ＬＤＤ）を形成し、同領域をゲートとオーバーラップさせる新構造（図参照）を採用。ドレインに加わる横方向の電界とゲート酸化膜に加わる電界が緩やかになり、耐圧を高めた。

　 また、トランジスタのチャネルの不純物分布を横方向にこう配を持たせた。これによりドレイン側のチャネルの不純物濃度が低くなるため、オン抵抗の主要因であるドレイン抵抗の上昇を抑制。ドレインに加わる横方向の電界が低減でき、耐圧が向上した。４５ナノプロセスで通常３.３ＶのＩ/Ｏトランジスタに新構造を適用したところ、耐圧を６Ｖから１０Ｖに高めることに成功。最大発振周波数が４３ギガヘルツで、最大電力「０.６Ｗ/ミリメートル」を実現した。

　 新構造トランジスタは「１０Ｖ程度の耐圧が必要なＷｉＭＡＸ向けパワーアンプ用トランジスタとして十分な性能を持つと確認された」（両社）という。両社は、ＷｉＭＡＸなどの高周波用パワーアンプに周辺のロジック制御回路を搭載した１チップソリューションの開発を進め、１―２年後の量産化を目指していく。