0.7Vの低電圧動作で消費電力を半減できる新SRAM回路技術

　日立製作所は、各種ＩＴ（通信技術）機器に用いられるＬＳＩの消費電力を約５０％削減可能な低電圧動作のＳＲＡＭ回路技術を開発した。ＬＳＩの省電力化を阻む要因であるＳＲＡＭに着目、その動的解析技術を開発し、動作電圧１.０Ｖから０.７Ｖに低減。ネットワーク機器にこの技術を適用した場合は３５％の電力削減が可能という。ＩＴ機器の省電力化を高性能化と両立できる基本技術。実用化については、４５ナノプロセス導入によるＬＳＩ生産の開始時期を想定している。

　近年、インターネットの急速な普及に伴いルーター、スイッチといったネットワーク機器やサーバー、ＰＣ、ＴＶなどのＩＴ機器の心臓部に搭載されるＬＳＩの省消費電力化が、大きな問題になっている。

　２０２５年にはＩＴ機器の消費電力は国内電力消費量の４分の１に達し、そのうちの３分の２をネットワーク・サーバーで占めるといわれる（総務省調査）。

　ＳＲＡＭはナノメートルに達すると、避けることのできない物理的な原因で素子の特性が大きくばらつくため、ＬＳＩ内のすべてのＳＲＡＭを動作させるには、ＬＳＩの動作電圧にマージンを持たせる必要がある。

　ＳＲＡＭの微細化進展とともに、必要な動作電圧のマージンが増加、ＬＳＩの動作電圧を下げられず省電力化の大きな障壁となっている。

　そこで、時間経過に伴い動作電圧が変化する、実動作時と同様の条件でＳＲＡＭの動作を選べる“動的”な解析技術を開発し、動作電圧のマージンを適正化して低電圧のＳＲＡＭの設計を可能にした。

　さらに低電圧化を実現するため、ＳＲＡＭ動作中に生じるデータ破壊現象を低減し、読み出し特性を向上させる「短ビット線ＳＲＡＭ技術」と、ＳＲＡＭ内のメモリーセル動作の安定性を向上、低電圧での動作を可能にする「列単位基板制御ＳＲＡＭ技術」を開発した。

　同社は、今回の新技術の効果を確認するため、９０ナノメートルプロセスを用い、１メガビットＳＲＡＭ回路を試作、ＬＳＩの動作電圧を１.０Ｖから０.７Ｖに低減した。この結果、電力効率が約２倍向上し、ＬＳＩの消費電力を約５０％低減できることを確認した。

　新技術は、１５日から英国・エジンバラ市で開催中の欧州固体素子回路会議（ＥＳＳＣＩＲＣ）で、同社中央研究所の山岡雅直研究員が発表する。