90ナノメートルプロセスによる不揮発型フラッシュメモリ組込みで従来品に比べロジック容量を倍増し性能を２５％向上したFPGA

　ラティスセミコンダクターは２９日、９０ナノメートルプロセスによる不揮発型フラッシュメモリー組込みのＦＰＧＡ「ＸＰ２」ファミリーの製品化を発表した。

　 「ＸＰ２−１７」はサンプル出荷に入っており、第３四半期に量産出荷。今年までに全５品種のサンプル出荷、０８年初めからの量産出荷を予定している。生産は富士通三重工場。

　 ＸＰ２は、同社のフラッシュベースの１３０ナノメートルプロセスの従来品に比べ、ロジック容量を４０Ｋルックアップテーブル（ＬＵＴ）と最大集積規模を倍増、性能を２５％向上している。また、専用ＤＳＰブロックを搭載して、機能的には最大５０％低コスト化、１.２Ｖプロセス技術で消費電力も最適化してスタティックパワー消費を３３％削減した。

　 「ｆｌｅｘｉＦｌａｓｈ」アーキテクチャと呼ぶ真正１チップ・ソリューションを提供する。これにより電源投入時あるいはユーザー・コマンドでフラッシュメモリーに格納されたデータがデバイスのコンフィグを制御するＳＲＡＭに転送される。約１ミリ秒でインスタントオンし、高いセキュリティも特徴。

　 設計ツール環境「ｉｓｐＬＥＶＥＲ７.０」でサポートする。開発システムも同時に供給。対象用途は監視カメラやＳＴＢ、ＬＣＤパネルなど省スペースが求められる分野。