061109_01
日付 |
メーカー名 |
製品分類 |
分類 |
用途 |
11月09日 |
061109_01 |
アルテラ |
半導体集積回路 |
セミカスタムIC |
一般産業用 |
従来品に比べ集積度2倍、消費電力半減、20%のスピードアップの65ナノハイエンドFPGA
米アルテラ(ジョン・ディナ社長兼CEO)は8日(現地時間)、65ナノメートルプロセスにより従来品に比べ50%の低消費電力化、20%の高速化、2倍の集積度を実現したFPGA新製品「StratixV」ファミリを発表した。先進のハードウエア・アーキテクチャやソフトウエアの機能を拡張、“ハイエンドFPGA”の戦略製品として、多様な用途へのビジネス展開を計画。
StratixVに採用された新プログラマブル・パワー・テクノロジは、すべてのプログラマブル・ロジック・アレイ・ブロック(LAB)、DSPブロック、およびメモリー・ブロックを高速モード、または低速モードで動作させるよう個別に設定できる。90ナノメートルプロセスのStratixUに比べ、集積度をアップしながら消費電力を50%削減する。
コア電圧をユーザーが選択できるのも大きな特徴。
デザイン・ソフトも
最高性能を必要とする場合は1.1ボルト、最小消費電力を必要とする場合は0.9ボルトと、設計者にとっては二つの選択肢がある。
この日、StratixVに対応、機能を拡張したデザイン・ソフトウエア「QuartusUバージョン6.1」も発表された。プログラマブル・パワー・テクノロジと連携するよう設計されており、コンパイル時間は、競合する65ナノメートルデバイスに比べ、平均55%短縮できる、という。
QuartusUv6.1は、1.1ボルトと0.9ボルト双方のタイミング・モデルをサポート。生産性向上の面でも強みを発揮する。
「今日のFPGAは、エンド・システムの中核に位置している。パワー(消費電力)、パフォーマンス、プロダクティビティ、およびプライスという顧客が次世代FPGAに重点的に要求する四つの“P”を満足させるのがStratixV」(プラニング担当のロバート・ブレイク副社長)。
Stratixデバイスの最初のエンジニアリング・サンプルの出荷は、07年第3四半期を予定。価格はEP3SL150で549ドル(1千個購入時)。顧客は06年12月5日(日本時間)からQuartusUv6.1を使用した設計を開始できる。
|