060210_04東芝

060210_04
　

日付		メーカー名	製品分類	分類	用途
2月10日	060210_04	東芝	半導体集積回路	専用IC	デジタル情報家電用

混載DRAMの待機時消費電力を8分の1に低減できる65ナノ世代のDRAM混載システムLSI

東芝は９日、６５ナノメートル世代のシステムＬＳＩ向けに、混載ＤＲＡＭの待機時における消費電力を、約８分の１に低減できる新技術の開発を発表した。

ＤＲＡＭ混載のシステムＬＳＩでは、セルの高速化とデータの信頼性確保、低消費電力化の同時実現が高性能化の課題。同社は、今回の新技術をシステムＬＳＩ高性能化の一手法として実用化を検討する。

ＤＲＡＭの消費電力を低減するには、データ保持に必要な一定間隔ごとにデータ更新を行う「リフレッシュ動作」の頻度を減らすことが有効とされている。新技術では、不良セルを置き換える冗長（リダンダンシー）セルとエラー訂正用のＥＣＣ（エラー・チェッキング＆コレクティング）回路の採用でデータの信頼性を高め、従来の８分の１のリフレッシュ頻度でデータ保持を可能にしている。

また、リフレッシュ頻度の低減は、待機時にだけ適用するなど、制御アルゴリズムの最適化により（処理速度を優先）動作時の性能を従来同等に維持する。

今回の成果は、米サンフランシスコでのＩＳＳＣＣ（２００６国際固体回路素子会議）で発表された。