64メガビットFeRAMの回路構成（模式図）

東芝は７日、１秒当たり２００メガバイトの読み書き速度で６４メガビットを実現した世界最速・最大容量のＦｅＲＡＭ（強誘電体メモリー）の開発を発表した。

ＦｅＲＡＭは、電源を切ってもデータが消えない不揮発性と、高速読み出しを両立できるメモリーとして注目されている。

新開発のＦｅＲＡＭは、高集積を実現するため線幅１３０ナノメートルの微細加工、メモリーセル面積を削減する独自のチェーン構造、信頼性を高める新回路技術を導入した。

回路技術においては、微細化に伴う干渉ノイズ発生対策として隣接する２配線を切り替えながら交互に動作、配線列が常に１本置きに動作する配線構成とした。これにより、間にはさまれた固定配線が、配線間の干渉ノイズに対する壁となり安定動作を実現する。

また、エラー訂正用の高速なＥＣＣ（エラー・チェッキング・アンド・コレクティング）回路を搭載し、データの信頼性を向上。ＥＣＣ回路搭載と同時にエラー訂正動作に疑似的な書き込み処理を取り入れ、書き込み動作とエラー訂正を並列化する制御方式を導入。エラー訂正動作の追加で全体の書き込み処理時間が、通常３０％増大するところを約１５％増に抑え、さらに、簡略な手順で複数のデータを連続転送できる処理方式のバーストモードを採用。

同社では、新開発のＦｅＲＡＭをベースに、高性能なデジタル携帯機器やコンピュータ向けなど、幅広い分野での実用化に向け研究開発を継続していく。

今回の成果は、米サンフランシスコで開催中の「ＩＳＳＣＣ２００６」で６日、発表。