シリアルデータ伝送技術の後押しを受け、ネットワーク機器の大容量化の要求はますます高まっている。 プリント基板上のチップ間接続やバックプレーン実装におけるカード間接続、およびケーブルアプリケーションでは、こういった要求を満たすための努力が常に続けられている。また、これらはみなトランスミッターとレシーバー、それとプリント基板・コネクター・ケーブルなどの電気接続媒体（チャネル）から構成され、ギガビットスピードでは、アクティブデバイスとチャンネル間の相乗的な役割をよく認識し設計を行う必要がある。　本稿では３．１２５Ｇｂ／ｓ　の速度において、ＦＲ４バックプレーン実装で８７０ｍｍ以上のチャンネル伝送を行った実例と、ケーブル接続でパッシブイコリゼーション技術を用い８ｍの伝送を実現した例を紹介する。

　高速で信頼性の高いデータ伝送が要求されるシステム設計では、チャンネルを構成する各部品はトータルシステムにおける動作性能よりも個々の特性に基づいて選択される。デバイスの駆動能力を超えないよう基板材料の比誘電率、ｔａｎδ　は見直され、コネクターは特性インピーダンス、クロストーク、信号密度などで選ばれている。
しかし、このような手法では、システムインターコネクトが持つ相乗的な能力を十分に引き出せない。
　２Ｇｂ／ｓ　前後のシステムまでは、チャンネルを最適化することにより速度を引き上げ、距離を伸ばす努力が行われてきた。しかし今日では、デバイスはチャンネルの減衰を補正する機能を備え、今まで考えられていたよりも高速で長い距離を伝送することが可能となった。それに伴い低誘電材料など特性の良い高価な伝送媒体の必要性が低減された。
しかしながら、伝送速度が速くなるほどチャンネルを構成する各要素間の影響は大きくなり、もはや無視できない。デバイスの補正機能の有効性を最大限引き出すためには、パッシブチャンネルの最適化がますます重要となってきた。

　プリント基板とケーブルは代表的な伝送媒体である。コネクターやビアは伝送媒体のセグメントをつなぐ接続手段と言える。図１は、各基板材料の伝送能力の評価結果である。プロービングの影響を測定結果から取り除くことにより、それらは今まで考えられていたよりもはるかに大容量なデータ伝送能力を有することがわかった。
しかし、コネクターを追加すると基板材料の良しあしにかかわらずアイはすべて閉じてしまう（図２）。このことから、プリント基板の誘電損失と表皮効果による減衰は、ギガビット伝送を妨げる一要因にしかすぎないことがわかる。
基板とコネクターの接続には３つの問題があげられる。１つはコネクターピンの信号／ＧＮＤ配置や、穴径・パッド寸法などコネクター自身の物理的制約である。
２つ目はピンフィールドに配線される差動信号の配線幅、間隙、アンチパッドなど、コネクターによる２次的な制約である。
　３つ目は基板の厚みや層構成、コネクターに接続を持つ信号層の位置など、コネクターと基板設計の間の問題である。これらはすべてチャンネル性能に大きな影響を及ぼすが、最も問題なのは配線パターンとコネクターを接続するスルーホールである。
特性改善にはビアの容量成分を減じインピーダンスの不連続性を抑えることが重要である。その手法としては、接続のない不要パッドの除去、アンチパッドサイズの拡大などが有効だが、基板が厚い場合には配線の接続位置も非常に大きな要因となる（図３）。配線がビアの下部で接続される場合、信号はビアを通過してコネクターピンに流れ込む。これに対し上部で接続を持つ場合、接続点より下部はスタブとなり容量成分となる。この影響は２Ｇｂ／ｓ　付近から徐々に顕在化し、１０Ｇｂ／ｓ伝送では致命的な問題となる。
対策としてはブラインド／ベリードビアやカウンターボーリングなどが考えられるが、前者ではプリント基板のコストが２倍近い、後者は製造時の管理が難しいといった問題がある。
Ｔｙｃｏ　Ｅｌｅｃｔｒｏｎｉｃｓ社のＱｕａｄＲｏｕｔｅテクノロジーは信号密度を落とすことなく基板を薄くすることが可能で、ビアの問題を本質的に除去する。しかし、３Ｇｂ／ｓ　の伝送ではスタブの影響は重大ではなく、それを踏まえて設計することにより信頼性の高いシステムを構築することが可能である。

	クリックしてください。			クリックしてください。			クリックしてください。
		プリント基板トレースのアイパターン			バックプレーンチャンネルのアイパターン			スルーホールとレイヤー接続

　テストセットアップとシミュレーション・トポロジーを図４、図５に示す。
トランスミッターにはＬａｔｔｉｃｅ社のＦＰＳＣ　ＳＥＲＤＥＳ、ＯＲＳＯ８２Ｇ５を用い、バックプレーンシステムにはＴｙｃｏ　Ｅｌｅｃｔｒｏｎｉｃｓ社の高速伝送用コネクタＺ―ＰＡＣＫ　ＨＭ―Ｚｄの評価システムを用いた。ＯＲＳＯ８２Ｇ５はバッファにＣＭＬを使用しているため、測定ではレシーバーの代わりにＢｉａｓ―Ｔｅｅを用い波形を観測する。
ＯＲＳＯ８２Ｇ５は最大２５％の２段階のプリエンファシス機能を有しており、チャンネル長に応じて強さを選択可能である。また、ＨＭ―Ｚｄは当初６．４Ｇｂ／ｓをサポートするために開発されたが、現在では１０Ｇｂ／ｓでの伝送も実証されたコネクターである。
ＯＲＳＯ８２Ｇ５のＳＰＩＣＥモデルとＨＭ―Ｚｄコネクターモデルは各社から入手することができる。
　伝送線路モデルには周波数依存性を持たせた独自開発モデルを使用し、コネクター接続部にはスタブの影響とスルーホール間のノイズが解析できるモデルを作成した。
図６には実測したアイパターンの上にシミュレーション結果が重ねられている。いずれの場合も非常によく一致していることが見てとれる。
（１）では構成上最短のチャンネルを評価している。ジッタ、アイ開口とも良好であるが、トップ／ボトム接続の間にはっきりとした差が確認できる。ギガビットスピードでは数ｍｍのビアもモデル化する必要がある。
（２）は最長チャンネルである。基板のロスのためアイはかなり小さくなってきているが、レイヤー接続の差は依然見られる。また、伝送線路モデルが誘電損失、表皮効果を正しく解析できていることがわかる。
（３）は同じく最長のチャンネルであるが、プリエンファシスを２５％に設定した結果である。
アクティブな補正機能によりアイ開口、ジッタとも大幅に改善され、８７６ｍｍのチャンネルを伝送した後でも、レシーバーの安定動作に十分なマージンを残している。しかし、レイヤー接続の影響は依然残っている。
このように１つ１つのチャンネル構成要素を正確にモデル化することにより、ギガビットスピードであってもシミュレーションと測定結果の相関を高いレベルで得ることが可能である。

	クリックしてください。			クリックしてください。			クリックしてください。
		バックプレーン伝送-テストセットアップ			バックプレーン伝送-シミュレーショントポロジー			3.125Gb/s 測定とシミュレーションの相関

　ＨＭ―Ｚｄ評価システムのかわりに８ｍのケーブル（ＡＷＧ２８）を用いて同様の測定を行った。コネクターにはＴｙｃｏ社の１ｍｍ　ＧＩＧＡ　Ｉ／Ｏを使用した。このコネクターはインピーダンス制御されたプリント基板を内蔵し、オプションとして基板上に波形整形のためのパッシブイコライザーが搭載可能である。ギガビット伝送や、チャンネルが非常に長い場合には、ロスのため信号のビット間にシンボル間干渉（ＩＳＩ）が生じ、アイは閉じＤＤＪが増加する。
パッシブイコリゼーション技術はチャンネルのロスを均等化することにより、ＩＳＩを除去しアイ開口とジッタを大幅に改善する。
図７―ａではプリエンファシスもパッシブイコライザーも使用していない。データ伝送はまったく不可能な状態であるす。
図７―ｂでは、２５％のプリエンファシスを用いた場合と、パッシブイコライザーを適用した場合の結果を個別に示している。プリエンファシスではその効果により完全に閉じていたアイが開くようになった。しかし、アイ開口は十分でなくＤＤＪも依然残っている。パッシブイコライザーではＩＳＩが除去され良好なアイパターンが得られている。しかし、パッシブな手法なので減衰した電圧振幅を回復させることはできない。
そこでパッシブイコライザーをプリエンファシス用に最適化し相乗効果を引き出すことにより、チャンネルを最適化した（図７−ｃ）。また１０ｍ以上の伝送距離が必要な場合でも、より太いケーブルを用いることにより十分実現可能である。

クリックしてください。
	プリエンファシスとパッシブイコライザーの相乗効果

　伝送速度が高速になるつれ、チャンネルにアクティブな補正が必要とされるようになった。このアクティブ技術の効果を最大限に引き出すためにはパッシブチャンネルの最適化が重要であり、ギガビット伝送においても、シミュレーションが非常に有効なツールとして利用可能であることが示された。
チャンネルを構成する個々の要素の特性も重要だが、最終的にはドライバー、レシーバーを含めたシステムインターコネクトの最適化が大切である。実験では波形観測にＢｉａｓ―Ｔｅｅを用いたが、実際のシステムではレシーバーデバイスが搭載されるため、広帯域のアクティブプローブを用いる必要がある。しかし、測定は難しく、プローブのあて方で波形が変わってしまったという経験をされた方も多いのではないだろうか。
ギガビットシステムの設計には確度の高いシミュレーション技術が必須であると言えるだろう。