近年のパソコンの高速化は著しいものがあり、ＣＰＵやその周辺のバスのクロックは年々速度を増し、動作電圧は周辺部品も含めて低電圧化の方向に向かっている。ＣＰＵが高速になるに従い、またデスクトップ用からモバイル用になるにつれて低電圧化されていることは広く知られている。
　メモリーのコア電圧もＣＰＵに追随して５ＶのＤＲＡＭから３．３ＶのＳＤＲＡＭへ、現在主流のＤＤＲ―ＳＤＲＡＭでは２．５Ｖになっており、今後登場するＤＤＲ�Uは１．８Ｖとさらに低電圧化される見込みである。
　また、数年前には考えられないほどに浸透した携帯電話や、販売台数が銀塩カメラと逆転するまでに普及したデジタルスチルカメラ（ＤＳＣ）などに代表される携帯電子機器は、市場の要求に沿って小型化、軽量化、高機能化、高信頼性化の方向へ日々進化を続け、新製品リリースのサイクルも短くなっている。
　これら電子デバイスの向かっている方向は、積層セラミックコンデンサーの特性にマッチし、その進化の方向である小型大容量化とベクトルが揃っており、さらに小型化、大容量化への要求が強まっている。
　今回は、積層セラミックコンデンサーの進化の方向である小型大容量化のひとつの方策として開発、商品化している低背型積層セラミックコンデンサーでラインアップの充実を図ったので、新規低背品とその開発に必要となる高度化技術について紹介する。

　積層セラミックコンデンサーに求められる小型大容量化は、ダウンサイジングという形で具現化されるが、そのひとつの選択肢として低背化がある。低背型は基板の多層化による部品の高さ制限要求を満たすためや、セット自体の薄型化に対応するために要求があり、特に小型状のものは携帯電話やＤＳＣに搭載される小型ＬＣＤ関連に強い要求がある。
　当社では７月に低背型積層セラミックコンデンサーの新製品６アイテムを発表した。表１に新規６アイテムの簡単な紹介を示す。
　表１の（１）、ＪＭＫ４３２Ｃ１０７ＭＹは現在商品化されている積層セラミックコンデンサーで最高の静電容量である１００μＦ品であり、形状は４５３２、製品の高さは２．０ｍｍＭａｘ、１００μＦ品では業界最薄である。
　２ｍｍＭａｘという製品高さはＣＰＵソケット内部（ＣＰＵの下）に収まる高さであり、多く使われている電解コンデンサーに対する低インピーダンス（図１参照）、高信頼性というアドバンテージを持つ積層セラミックコンデンサーの特徴が生かされることを期待できる。
　ＣＰＵソケット内に既に積層セラミックコンデンサーを使用している場合でも、２ｍｍＭａｘという高さ制限から３２１６形状の１０μＦを並列で多数使用していたりするが、これらが１００μＦに置き換えられることにより、省スペース、低コストが実現できる。
　このほかにも１０μＦの製品高さ０．９５ｍｍＭａｘ品で、サイズを変えることにより６．３〜１６Ｖまでの各定格電圧に対応できるようラインアップを充実（表１（２）〜（４））させた。また、カードサイズに収まるように開発された１６０８形状の製品高さ０．５ｍｍ品も１μＦと２．２μＦを実現（表１（５）〜（６））した。
　１０μＦの各種コンデンサーを小型電源回路に搭載した場合の出力リップル電圧の比較を図２に示す。低背型であるが、積層セラミックコンデンサーに共通の特徴である低ＥＳＲ、低ＥＳＬ特性を有しているので、タンタルコンデンサーやアルミ電解コンデンサーに比べて優れたリップル特性が得られ、電子機器の小型・薄型化、高性能化の要求に十分応えられる製品である。

	クリックしてください。			クリックしてください。			クリックしてください。
		新規低背型積層セラミックコンデンサー			各種コンデンサーのESR比較			出力リップル電圧のシミュレーション値

　代表的な大容量積層セラミックコンデンサーは、チタン酸バリウムを主原料とし、これに各種添加物を加えた誘電体セラミックスとニッケル金属からなる内部電極とを交互に重ねた構造（積層体）を持っている。また、各種添加物の添加量の違いからＢ特性、Ｆ特性、そして昨年から商品化しているＣ特性などの異なった静電容量―温度特性を持つものが作られる。
　このような基本構造を持つ積層セラミックコンデンサーにおいて小型大容量化を進めるパターンは、形状をそのままで静電容量を増加させる、静電容量はそのままで形状を小さくする、その両者の複合型の３つであり、前項で紹介した低背型は２番目のパターンとなる。
　いずれのパターンにおいても必要となる高度化技術は共通であり、製品の誘電体層を薄くし、積層数を増加させるプロセス技術と微細構造を制御する材料技術に大別される。
　つぎにこの２つの技術について紹介する。
（１）薄層化を実現するプロセス技術
　積層セラミックコンデンサーは先に述べたような誘電体層と内部電極の積層構造を持ち、小型大容量化には、誘電体の薄層化技術、高精度積層技術、内部電極であるニッケルの超微粒子化技術が必要不可欠である。
　誘電体の薄層化は、１層の誘電体厚みが１μｍ台まで到達しており、その誘電体厚みで安定した製品を作るためには、ただ薄いだけではなく、厚みが均一な薄膜をする必要がある。それには薄膜を作製する前段のスラリーというセラミック材料粉末を溶媒に分散した状態において、粉末の塊などがないようにしなければならない。
　後述するが、Ｂ特性、Ｃ特性材料はコアシェル構造と言う特殊な構造を持つ。そのコアシェル構造を保ったまま、材料の一粒一粒が分離するような適切なエネルギーを与えてやることで、効率良くスラリーを作る高度な分散技術が必要となる。
　積層技術に関しては、現在約８００層の製品まで商品化されており、１０００層も目前である。
　それだけの誘電体薄膜をずれることなく積層していく高精度が、小型大容量化を推し進める原動力のひとつとして必要となる。
　なお、第１項でＣＰＵやメモリーなどが低電圧化の方向であることが積層セラミックコンデンサーの進化のベクトルに合っている旨を述べたが、それは薄膜化することにより、積層セラミックコンデンサーも低電圧化の方向へと向かっていくことになるためである。
（２）微細構造を制御する材料技術
　前項で少し触れたが、Ｂ特性およびＣ特性材料は図３に示すようなコアシェル構造を持つ。コアシェル構造は平坦な静電容量―温度特性を発現させるために必要な構造である。
　小型大容量化を目指すには、誘電体を薄膜化する必要があることは前項で述べたが、同じ材料を使用してどんどん薄膜化を進めていくと、内部電極に挟まれる誘電体１層に存在する粒子（図４参照）が減少していき、少なくなりすぎると誘電体層に欠陥が生じやすくなり、信頼性の面で不安定な状況になってしまう。
　そのため、薄層化に伴ってセラミック粒子の微細化が必要になる。セラミック粒子の微細化とコアとシェルの割合を含めた微細構造のコントロールを両立させる超微粒子化技術が、事業開始当初から誘電体材料から自社生産している太陽誘電に培われている。

クリックしてください。			クリックしてください。
	典型的なコアシェル構造			薄膜化による内部電極間粒子数のモデルと写真

　今回、新規低背型製品の開発技術の紹介ということで述べてきたが、紹介した技術以外にも例えば、焼き物であるセラミックスであるがゆえの焼成に関する技術などがあり、それらをさらに発展させ、加速する小型大容量化のニーズにタイムリーに応えていく。