今日、携帯電話やノート型パソコン、ポータブル型のＭＤプレヤーやＣＤプレヤーなど小型携帯電子機器が広く普及している。 　機器の小型化、駆動電圧の低電圧化、高機能化がますます進んでいる。一方機器の取り扱われる状況は厳しく、とりわけ静電気放電（ＥＳＤ：Ｅｌｅｃｔｒｏ―ＳｔａｔｉｃＤｉｓｃｈａｒｇｅ）による誤動作や故障への対策が必須になっている。 　そのため静電気放電による障害から機器を保護するための小型、高性能な保護デバイスの要求が高まっている。 　従来、このような用途にはツェナーダイオードが使用されてきたが、ツェナーダイオードには次のような欠点がある。 （１）静電気放電に対して比較的弱い。 （２）静電気放電に対する応答性が十分でない。 （３）方向性があるため対策で基板パターンの変更が必要になる場合がある。 （４）小型化が進んでいない。 　積層チップバリスターはツェナーダイオードに比較してより使いやすく、より高性能な静電気対策用デバイスとして用途が拡大している。

　ＴＤＫ積層チップバリスターは長年にわたるチップコンデンサーなど積層部品により培われた技術とチップバリスター独自のセラミック半導体材料技術の融合により誕生した。
　積層チップバリスターＡＶＲ―Ｍシリーズは以下の特徴がある。
（１）チップバリスター世界初の０６０３形状を新たに加え１００５、１６０８、２０１２形状および１４１０形状２素子アレイ品をシリーズ化している。
（２）積層内部電極構造によりバリスター電圧の低電圧化を実現した。
（３）ツェナーダイオードの応答性をしのぎ、優れた静電気放電吸収特性を有する。
（４）極性がなく部品配置が容易であるため対策に要する時間を短縮できる。
（５）端子電極はニッケルバリア／スズメッキによりハンダ耐熱性、ハンダ付け性に優れている。鉛フリーハンダにも対応している。
（６）独自の材料組成により、静電気放電吸収後でも電流―電圧特性の極性差が生じない。
（７）セラミックコンデンサーのＪＩＳ―Ｂ特性と同等の静電容量―温度特性。
（８）（ツェナーダイオード＋コンデンサー）、（コンデンサー＋抵抗）や（コイル＋コンデンサー）の複合使用と比べて実装面積、実装コストを低減することができる

　バリスター（Ｖａｒｉｓｔｏｒ）とは、バリアブル（Ｖａｒｉａｂｌｅ：可変）とレジスター（Ｒｅｓｉｓｔｏｒ：抵抗）に由来する造語である。素子の抵抗値が電圧により変化することから付けられた名称である。その他にＶＤＲ（ＶｏｌｔａｇｅＤｅｐｅｎｄｅｎｔＲｅｓｉｓｔｏｒ：電圧依存性抵抗）や海外においてはＭＯＶ（ＭｅｔａｌＯｘｉｄｅＶａｒｉｓｔｏｒ：金属酸化物バリスター）、広義ではＴＶＳ（Ｔｒａｎ―ｓｉｅｎｔＶｏｌｔａｇｅＳｕｐｐｒｅｓｓｏｒ：異常電圧抑圧器）と称されることもある。
　その特性は、電流と電圧の関係がオームの法則に従わず、抵抗値が電圧により急激に変化する特性を有する。積層チップバリスターの電流―電圧特性の代表例を図１に示す。その特性は、バリスター電圧と呼ばれる電圧付近を境に急激に電流が流れる（抵抗値が低下する）。
　被保護回路と並列にバリスターを接続する。バリスター電圧を超える異常電圧が印加されるとバリスターの抵抗値が低下し、バリスターにサージ電流としてバイパスする。これにより被保護回路への異常電圧が加わることを防ぐ。
　一般にこの立ち上がりの電圧を測定電流１ミリアンペアで規定し、バリスター電圧と呼ぶ。これは、ツェナーダイオードの逆方向電圧に相当する。
　ツェナーダイオードの電流―電圧特性は順方向と逆方向では大きく異なることは良く知られており、このような極性があるため２素子を接続することにより双方向性としている。
　ところが、バリスターの電流―電圧特性は、順方向と逆方向でほぼ対称であり、すなわち極性がなく優れた電流―電圧の非直線性を有している。
　ツェナーダイオードの電流―電圧特性と比較すると、バリスターがカソードコモンのツェナーダイオードに相当する。チップバリスターの等価回路を図２に示す。チップバリスターは異常電圧を吸収する動作時以外は高抵抗を示し、コンデンサーとして機能する。静電容量の温度特性は、ＪＩＳのＢ特性セラミックコンデンサーと同程度である。

クリックしてください。			クリックしてください。
	電流・電圧特性の代表例			積層チップバリスターの等価回路

　構造を図３に示す。積層チップバリスターは酸化亜鉛を主成分とする半導体セラミックスと内部電極および端子電極からなる。
　バリスター特性は、内部電極間に存在する多数の結晶粒界の機能による。結晶粒界は半導体のｐｎ接合が２個接続された構造に類似している。内部電極間の距離は、設計により数十ミクロンから数百ミクロンである。このように積層構造で内部電極間の距離を薄層化することにより低電圧化を実現した。
　従来のリードタイプのバリスターでは製品化が困難であった低バリスター電圧品も製品化されており、ＡＶＲ―Ｍシリーズは、８〜３９Ｖまでのバリスター電圧をシリーズ化している。
　端子電極は、メッキ処理を施しているためハンダ付け性が良好であり、鉛フリーハンダにも対応している。

クリックしてください。
	積層チップバリスターの構造

　積層チップバリスターＡＶＲ―Ｍシリーズの特性を表１に示す。製品の形状を図４に示す。静電容量については、バリスター電圧が高くなるほど小さくなる。
　信号波形のなまりなど静電容量が問題となる回路には、低静電容量タイプが適している。１００５、１６０８タイプでは、静電容量が１５ｐＦ（参考値）と極めて小さい製品もあり、高周波信号回路における静電気放電対策に適している。静電気放電対策の保護能力に関してバリスター電圧の高低の差は顕著ではなく、静電容量値を考慮して選択してもよい。

クリックしてください。			クリックしてください。
	AVR-Mシリーズの特性			製品の形状および寸法

　積層チップバリスター単体の耐静電気試験結果の一例を図５に示す。
　ＩＥＣ６１０００―４―２規格に則り放電電圧別、また回数別に試験を行った。この静電気放電試験は人体に帯電した静電気が電子機器に放電される現象を想定したもので人体モデル（ＨＢＭ：ＨｕｍａｎＢｏｄｙＭｏｄｅｌ）と呼ばれている。
　３０ｋＶまでの電圧別印加においてバリスター電圧の変化はほとんどない。バリスター特性の劣化はなく、優れた耐静電気特性がわかる。さらに限界試験として３０ｋＶで１００回印加試験を行った後においても劣化は認められなかった。

クリックしてください。
	ESD試験

　積層チップバリスター単体の試験に加えて、静電気からの保護能力を確認するためにＩＣ回路に並列にバリスターを挿入し、静電気試験を行った結果を図６に示す。印加個所としてゲートとグランド間にバリスターを入れ、そこに静電気放電を行った。静電気放電試験後のＩＣの電源インピーダンスをプロットした。静電気放電２０ｋＶ以上に耐えることが確認できた（弊社条件によるため、実際の使用状況や被保護素子の特性により変わる）。静電気放電試験の原波形と静電気放電吸収波形を図７に示す。急峻な静電気放電に十分な応答を示していることがわかる。

クリックしてください。			クリックしてください。
	インターフェイスIC保護試験			ESD吸収波形

　積層チップバリスターによる静電気放電対策は、被保護素子に並列にバリスターを挿入することにより行う。
　用途について表２にまとめた。
　用途は、携帯電話、携帯ＡＶ機器、ノート型パソコン、ハードディスク、ＤＶＤ―ＲＯＭなどのパソコン周辺機器、各種制御用機器と多岐にわたっている。
　使用個所は、静電気の印加が考えられる入出力端子および周辺回路、ＩＣ回路の電源部やリセット回路であり、誤動作や静電気破壊を防ぐものである。また電池パックなどの端子部分が露出されたセットにおける静電気放電対策として有効である。
　アプリケーション回路例を図８に示す。１００５タイプでは、高密度実装、薄型化に対応しており、従来部品では対策が難しかった回路にも適用することができ、より効果的な静電気放電対策を行うことが可能である。さらに新製品として０６０３形状が加わり、携帯電話や携帯ＡＶ機器などの小型機器への対策にますます有効になっている。

クリックしてください。			クリックしてください。
	積層チップバリスターの携帯電話の使用回路例			おもな用途

　使用する電圧が定格電圧を超えないように留意する。定格電圧の状態においても素子に僅かな電流が流れる。この電流を通常漏れ電流と称す。電流―電圧特性のカーブから明らかなように、バリスター電圧に対して使用する電圧の割合により漏れ電流が変わる。漏れ電流を小さくするためには、より高いバリスター電圧を選定する。使用回路の信号周波数により、チップバリスターの静電容量によって信号波形のなまりが発生する場合がある。静電容量はバリスター電圧と反比例しているため静電容量を小さくしたい場合は、より高いバリスター電圧を選定する方法および低静電容量タイプを選定する方法がある。
　今後、ますます重要となる静電気放電対策にこの積層チップバリスタＡＶＲ―Ｍシリーズをどうか役立てていただきたい。