高速ネットワーク用の半導体チップがイーサネットの世界で使用されている。インテルのＩＤＦ（インテル・デベロッパー・フォーラム）２００２年版のロードマップ（図１）によると、現在、通信用の高速チップの種類には１．２５ＧｂｐｓのＳｅｒＤｅｓ（サーデス）、２．５ＧｂｐｓのＳｅｒＤｅｓ、そして最近は、３．１５ＧｂｐｓのＸＡＵＩ（ザウイ）というチップを使った伝送が増加している。
　次の予定は、６．２５Ｇｂｐｓの１０ＧｂＥデュアルレートＸＡＵＩとなっており、２００３年の末頃に登場するという情報がある。

クリックしてください。
	ハイスピード・バックプレーン・コネクター・ロードマップ

　本多通信工業は現在、コンパクトＰＣＩコネクターを開発・販売しているが、こうした通信の高速化に対応するために、３．５Ｇｂｐｓ以上に対応する新しいバックプレーンコネクター（写真１）を開発、販売を開始している。この、コネクター１ピン当たり３．５Ｇｂｐｓの伝送能力のコネクターを使用すれば、１０Ｇｂイーサネットまで対応が可能（１０ＧｂＥ　ＸＡＵＩまで）である。この３．５Ｇｂｐｓ対応コネクターは、同社が高速伝送のためのステップ１として開発したもの。
　現在、市場で使われている高速伝送用コネクターは、信号端子に複雑なグランドコンタクトを組み合わせてインピーダンスマッチングをとったり、クロストークの対策を施している。
　これに対し、同社が開発した３．５Ｇｂｐｓのスペックのコネクターは、ディファレンシャル端子を極限まで近づける「スタックドペアライン構造」（写真２）により、グランド端子なしで高速性能を実現した。グランドなしの構造であるため、部品点数・組立工数が削減でき、コスト低減が図れる。同一列でのペア構造をとっているため、スキューがゼロの設計になっている。さらに、ペアの雄ピンをモールディングにより一体化したことにより、端子曲がりを低減した。また、グランド端子なし構造により、コネクター挿抜力低減も図っている。
　今後の展開としては、同社は、半導体チップのさらなる高速化に対応するため、ステップ２として、６．２５Ｇｂｐｓ対応コネクターを今夏に向けて開発を進めている。６．２５Ｇｂｐｓコネクターの基本構造は、ステップ１と同じスタックドペアライン構造を採用し、グランド端子を持たない構造。この構造で、さらに伝送特性を向上させていく。

クリックしてください。			クリックしてください。
	3.5Gbps対応バックプレーンコネクター			スタックドペアライン構造のコンタクト構造

　一方、コンパクトＰＣＩバスは、近年その需要が急増し続けている。新規システムへの採用が増えていることはもちろん、既存のＶＭＥバス・ＰＣＩバスのシステムにおいてもバス変換ボードの使用により、システムの一部へのコンパクトＰＣＩバスの採用もその増加を助長していると考えられる。
　また、コンパクトＰＣＩは、用途としてルーターやサーバーなど、テレコム分野での増加が予測される。
　本多通信工業のコンパクトＰＣＩ用コネクター「ＮＣＢシリーズ」は、コネクターのバリエーションを取り揃えていることはもちろん、コーディングキーや挿抜レバーなどアクセサリー類についても用意している。
（１）コーディングキー
　コーディングキーはタイプＡ、１１０芯コネクターの中央部に装着し、３．３Ｖロジックボードと５Ｖロジックボードのスロットへの誤挿入を防止するために使用する。
　その構造は、嵌合前面を８分類し、その凹凸の組み合わせにより種類を設け、プラグ・リセプタクルの凹凸が干渉しない組み合わせが可能となる。
　ＩＥＣ規格６１０７６―４―１０１では７０種類を規定し、それぞれ色を変えて区別しているが、コンパクトＰＣＩでは２種類が規定されている。
（２）挿抜レバー
　本多通信工業では、ドータボードをスロットに抜き差しする際に使用するＮＣＢコネクター用挿抜レバーを開発した。以前からＮＴＴのＨｉＰＡＳ実装用の挿抜レバーを共同開発した実績を生かし、さらに機能向上を図ったタイプである。このレバーは、ＦＣＣ規格クラスＡをクリアするために基板全体を正面板で覆い、シェルフにネジ止めできる形状とし正面板の切り欠きを最小限にとどめた。
　レバーの小型化に伴う機械的強度不足はダイカスト化により解消。
　また、トグルスイッチの操作機能についても、レバーの軸の回転をクランク機構により、スライド運動に変換する構造を用い、正面板の内部で行えるようにしている。