クリックしてください。
	高速信号ライン用積層チップバリスター

　携帯電話をはじめモバイル機器の普及にともない静電気対策が必須となっている。さらに機器の小型化、駆動電圧の低下により静電気対策を必要とする機器が増加する傾向にある。
大容量データを処理するために信号周波数は高くなる。ＵＳＢ２．０の普及は端的な例といえる。
チップバリスターは汎用チップ部品同等の寸法シリーズで使い勝手が良い。ＴＤＫでは世界最小０６０３形状も製品化している。極性がないことにより基板設計、部品配置が容易に行えることで需要が伸びている。その特性は、コンデンサー機能を有するために、従来のツェナーダイオード＋コンデンサーという組み合わせをチップバリスター１個で済ませることができる。しかし、高速の信号ラインではこの容量成分が波形を鈍らせる要因となり、使用回路が限定されていた。
　従来の静電気対策部品として種々の製品がある。従来の高速信号用の静電気対策部品は低静電容量と引き換えに保護能力として十分とはいえなかった。たとえばツェナーダイオードでは接合面積を小さくすることで静電容量を小さくできる一方、ワット数の低下、すなわち静電気耐量の低下が避けられない。
静電容量の小さい放電ギャップあるいは類似の製品については、静電容量が小さいものの放電開始電圧が高いために、低電圧駆動のＩＣに対する保護能力が十分とはいえない。
チップバリスターでは低静電容量化と低電圧化の両立に成功した。

　チップバリスターの等価回路を図１に示す。チップバリスターは異常電圧が侵入すると、それ自身の抵抗値が低下して異常電圧をバイパスさせる。最終的にチップバリスターが熱変換して吸収する。高速信号ラインの信号品位に影響しない静電容量の設定と、従来品と同レベルの静電気吸収を両立させた。

クリックしてください。
	等価回路

　開発は素材レベルの見直しから行った。セラミックス材料は従来の実績ある酸化亜鉛―希土類酸化物添加組成を使用した。低静電容量化するため各種の添加物の検討を行った。
内部構造では、最適な内部電極間距離の設定、電極面積の検討を行った。その結果、立ち上がり電圧を低く設定しつつ、低静電容量化できる材料が得られた。製造工程においては、静電容量のバラツキを最小にするための高精度な積層工程、特性の発現に重要な焼成工程などの見直しを行った。
チップバリスター新製品ＡＶＲＬシリーズとして２００３年１１月から量産を開始した。

　静電容量は３．３ｐＦと６．８ｐＦの２品種をシリーズ化した（図２）。
ＵＳＢ２．０の静電気対策として特に３．３ｐＦタイプが適している。６．８ｐＦタイプについては、従来シリーズの最低静電容量１５ｐＦ品が使用できなかった回路などに適用できる。
携帯機器に適したチップサイズとして外形寸法が１．０×０．５×０．５ｍｍとした（図３）。チップ形状については、今後シリーズ化する予定である。
端子構造は、従来品と同じメッキ端子であり、鉛フリーのハンダ付けにも対応している。
静電気吸収能力はＩＥＣ６１０００−４−２　接触放電８ｋＶ　気中放電１５ｋＶを満足している。 最大許容回路電圧も１０ＶｄｃとしＩＣ保護をはじめとして幅広い回路に適用できると考えている。 絶縁抵抗レベルも十分であり消費電流への影響が小さい。また、チップ部品であるがゆえに単純なランドパターンで基板設計、部品配置の自由度が有り静電気対策を最適化できる。

クリックしてください。			クリックしてください。
	特性一覧			外観寸法図

　ＩＥＣ６１０００−４−２に規定された人体モデルにより静電気試験を行った。人体モデルは人に帯電した静電気が放電する現象を再現したモデルである。充電容量１５０ｐＦ放電抵抗３３０Ωと規定されている。
静電気試験は放電電圧を変えながら行った。静電気耐量はＩＥＣの規格に対して十分な余裕があることがわかる（図４）。

クリックしてください。
	耐静電気特性

　測定系は静電気シミュレーターの放電電圧波形を３０ｄＢのアッテネーターを２段介して測定した。 バリスターを入れない場合のオープン波形とバリスターを接続して吸収した電圧波形を示す。静電気の放電波形は立ち上がりのピークが１ナノ秒以下で立ち上がる急峻な特性を有している。
ＩＥＣ６１０００―４―２で規定された静電気放電波形を図５に示す。試験条件は測定系の制限から２ｋＶまでにとどめている。比較のために従来１５ｐＦ品の吸収波形を示すが、ほぼ同等の静電気制限特性を有していることがわかる。
ＵＳＢ２．０への使用例を図６に示す。
チップバリスターは保護する回路に並列に接続する。ＤＣ電源回路では静電容量値が問題とならない場合が多い。電源電圧により選択するが、ＵＳＢ２．０では従来ＡＶＲ―Ｍシリーズのバリスター電圧（立ち上がり電圧）８Ｘないし１２Ｖタイプを推奨する。
信号ラインへはＡＶＲＬ１０１Ａ３Ｒ３ＮＴタイプを推奨する。
機器内部の差動伝送ラインについては信号周波数に応じて３．３ｐＦ品と６．８ｐＦ品を使い分けることにより静電気対策を最適化できる。

クリックしてください。			クリックしてください。
	静電気吸収波形			USB2.0適用例

　ＵＳＢ２．０ではノイズ対策部品であるコモンモードフィルターと併用する場合が多い。コモンモードフィルターは、弊社ＵＳＢ２．０対応品であるＡＣＭ２０１２―９００―２Ｐを使用した。図７にアイパターンを示す。
アイパターンはコモンモードフィルターと組み合わせることによって、わずかながら波形が整っている。これは、コモンモードフィルターによるインピーダンスマッチングの効果である。
部品配置としてはコモンモードフィルターの内側に配置することを推奨する。

クリックしてください。
	アイパターンデータ

　モバイル機器の内部バスラインやＬＣＤパネルの静電気対策にも有効である。

　今回製品シリーズとして１００５形状を発表したが、引き続き０６０３形状、１６０８形状も取り揃える予定であり、幅広い用途に対応可能と考える。
一方、チップ部品の形状は小型化が進んでいる。外形寸法０．４×０．２×０．２ｍｍのチップコンデンサーも登場してきた。チップバリスターについても今後同様の小型化が求められるものと考える。
今後は、さらなる小型化と耐静電気耐量の両立が大きな技術課題となる。
セットのトレンドとして、ますます高周波化が進むため、静電気対策部品は静電容量を限りなく小さくすることが求められている。さらに高速な伝送ライン用として１ｐＦ品のサンプルも準備中である。静電気対策の重要性は今後とも増していく。
より良い保護能力の要求に対してＴＤＫは素材レベルからの取り組みを今後も続け、静電気対策に頭を悩ませている技術者の方々のお役に立つことを願っている。