DDRなどのローパワー・メモリーの終端向けDDR終端用レギュレータ「TPS51200」

　日本テキサス・インスツルメンツ（日本ＴＩ）は、ＤＤＲ、ＤＤＲ２、ＤＤＲ３のローパワー・メモリーの終端向けに、シンクとソース機能を備えたＤＤＲ終端用レギュレータ「ＴＰＳ５１２００」を発表した。

　現在、量産出荷中で、価格は０.９０ドル（1000個受注時の参考価格）となっている。

　新製品は、内蔵の広帯域エラー・アンプおよび総合的な制御機能を提供するダイナミック・ボルテージ・ポジショニング回路により、最小の外付け容量で超高速の過渡応答特性を実現できる。

　マイナス１.５Ａからプラス１.５Ａへの付加ステップを持つ代表的なアプリケーションで、出力電圧の変動は２５ｍＶ未満となっている。ＪＥＤＥＣ標準規格のＳ３スリープ・ステート制御も内蔵している。

　出力部に２０マイクロファラッドのセラミック・コンデンサを外付けするだけで動作する。これを使用してモデムのほか、デジタルＴＶセットトップボックス、ＶＧＡカード、ノートＰＣやデスクトップＰＣなど大容量メモリーを使用する機器などで、小型で低価格のＤＤＲメモリーの終端回路を実現できる。

　出力電流は３Ａ、電源電圧範囲は１.１―３.５Ｖ。パッケージは、放熱特性を強化した１０ピンＳＯＮ　ＰｏｗｅｒＰＡＤで供給される。