56ナノ世代の16ギガビット品に比べチップ面積を約３０％削減した最先端の43ナノプロセス使用で１チップ16ギガビット（2ギガバイト）の大容量を実現したNAND型フラッシュメモリー

　東芝は、最先端４３ナノメートルプロセスを用い、１チップで１６ギガビット（２ギガバイト）の大容量を実現するＮＡＮＤ型フラッシュメモリーを開発した。４３ナノメートルプロセスでは高電圧印加時の誤書き込みを防ぐため、メモリーセルの両端にダミーワード線を設けるが、チップ面積の増大につながる。

　同社では、並列メモリーセル数を従来の３２セルの２倍にし、さらに両端にダミーワード線を加えた６６セルにした。これにより、メモリーセルの両側にあるセレクトゲートの数を削減し、面積効率を向上させた。

　また、周辺回路で、高電圧スイッチを入れることでコントロールゲートドライバーを共有化し、電源用配線をセルアレイ上に通すなど設計の見直しにより、チップ面積を削減した。

　微細化と合わせ、これらの技術を適用することで、５６ナノメートル世代の同容量品に対しチップ面積を約３０％削減し、１６ギガビット品で約１２０平方ミリメートルのチップサイズを実現している。

　同社では、この新技術を使った１６ギガビット品を７日からサンプル出荷しており、３月から四日市工場で量産を開始する。０８年第３四半期（７―９月）の早期に、容量を２倍にした３２ギガビット品の量産を開始する予定だ。

　今回の成果は、３日から米国サンフランシスコで開催の半導体国際学会ＩＳＳＣＣで、６日に発表された。