組込みネットワーキングやデジタル・マルチメディア市場向け64個の演算コアを8ｘ8格子状に配列した世界最速の組込みプロセッサ

　【ニューヨーク支局】米マサチューセッツ工科大学（ＭＩＴ）工学／コンピュータ科学学部のアナン・アガワル教授が０４年に設立した新興企業、Ｔｉｌｅｒａはこのほど、６４個の演算コアを格子状に配列した世界最高速の組込みプロセッサ「ＴＩＬＥ６４」の出荷を開始した。

　同プロセッサは、Ｔｉｌｅｒａのマルチコア製品「Ｔｉｌｅプロセッサ」ファミリーの最初の製品。使用しているコアは、フル機能を装備したプログラム可能な汎用製品で、それぞれがＬｉｎｕｘなどのＯＳを独立して実行できる。

　６４個のコアは８×８の格子状に並べられており、米インテルのデュアルコアプロセッサ「Ｘｅｏｎ（ジーオン）」に比べ処理速度が１０倍、ワット当たりの処理性能は３０倍。米テキサス・インスツルメンツ（ＴＩ）の先進ＤＳＰと比べると、４０倍の高速処理を実現するという。

　Ｔｉｌｅｒａでは当初、組込みネットワーキング、デジタル・マルチメディア市場を対象に新プロセッサを提供していく考えだ。既に１２社が、同プロセッサを採用している。

　Ｔｉｌｅｒａのマルチコアプロセッサは、アガワル教授が開発したメッシュベースのアーキテクチャ「ｉメッシュ」を基に構築されている。それぞれのプロセッサコアに通信スイッチを置き、そのコアを格子状に配列することでバスを削除、効率的な２次元トラフィックシステムを作り出す。

　これにより、コア間通信の遅延時間を大幅に削減し、データ帯域幅を拡大することが可能となった。このアーキテクチャを採用すれば、搭載コアを数千単位まで拡張できる。

　「ＴＩＬＥ６４」に搭載したコアは、それぞれ１次／２次キャッシュメモリーを内蔵。動作周波数は６００―９００メガヘルツ。プロセッサにはこの演算コアとともに、ＤＤＲ２メモリーコントローラ４個、ギガビット・イーサネットコントローラなどを含む一連の高速Ｉ／Ｏインターフェイス、プログラム可能なＩ／Ｏインターフェイスが統合されている。

　「ＴＩＬＥ６４」は通信分野では、スイッチやセキュリティ機器に組み込め、最大毎秒２０ギガのＬ４―Ｌ７サービスを処理する。また、デジタル映像、マルチメディア分野では放送品質のストリーミング映像２本、高品質（ＨＤ）Ｈ・２６４エンコード、ＨＤ対応映像会議ストリーミング映像１０本以上をシングルチップで処理できる。

　10000個一括受注時４３５ドルで提供中で、Ｔｉｌｅｒａでは、３６コアおよび１２０コアのプロセッサの提供も予定している。