高性能DDR3　SDRAMメモリーインターフェイスに完全準拠し高性能で低消費電力を提供するFPGA

　アルテラはこのほど、同社のＳｔｒａｔｉｘ�V　ＦＰＧＡが高性能ＤＤＲ３　ＳＤＲＡＭメモリー・インターフェイスに完全準拠したと発表した。

　 Ｓｔｒａｔｉｘ�V　ＦＰＧＡファミリーは、新しく承認されたＪＥＳＤ７９−３　ＪＥＤＥＣ　ＤＤＲ３　ＳＤＲＡＭに準拠、広範な通信、コンピューティング、画像処理アプリケーションに不可欠なＤＤＲ３メモリーに対応し、高性能で低消費電力を提供する。

　 このＦＰＧＡは、２４個のモジュラーＩ/Ｏバンクに配置される最大１１０４個のユーザーＩ/Ｏピン上にＤＤＲ３　ＳＤＲＡＭ高速外部メモリー・インターフェイスを実装でき、すべてのＩ/Ｏバンク上に専用のＤＱＳロジックを配置し、Ｉ/Ｏ当たり３１個のエンべデッド・レジスタを搭載することで、ＤＤＲ３の性能を最大限に引き出すことができる。

　 Ｓｔｒａｔｉｘ�Vデバイスは、最大４００メガヘルツのクロック・スピードと最大毎秒８００メガビットのデータ転送速度でＤＤＲ３をサポートする。