061020_03 サムスン電子

061020_03
　

日付		メーカー名	製品分類	分類	用途
10月20日	061020_03	サムスン電子	半導体集積回路	メモリー	パソコン・OA機器・LAN用

路線幅50ナノの微細技術を利用した１GビットDDR2SDRAMの試作に成功

　【ソウル支局】韓国のサムスン電子は１９日、回路線幅５０ナノメートル（ナノは１０億分の１）の微細加工技術を使用した１ギガビットＤＤＲ２ＳＤＲＡＭの試作品開発に成功したと発表した。ＤＲＡＭ製造に使用される加工技術は、現在のところ８０ナノメートルが最も微細の技術。今回５０ナノ技術による製造が可能になったことで、シリコンウエハー１枚当たりのＤＲＡＭ生産量は２倍に拡大する。

　サムスンは、５０ナノ技術による１ギガビットＤＲＡＭを０８年第１四半期から量産する計画で、マイクロソフトの新しいウインドウズＯＳ「ビスタ」を搭載したＰＣ市場をターゲットに販売展開する。

　ＭＳでは「ビスタ」を動作するＰＣシステムのメインメモリー容量として、１ギガバイトを推奨。１ギガバイトのメモリーモジュールを形成するためには、１つの回路基板に５１２メガビットＤＲＡＭなら１６個を集積する必要があるが、１ギガビットＤＲＡＭチップでは８個で済む。

　記者発表の席で、サムスンの趙南勇副社長は「５０ナノ技術によるＤＲＡＭは０８年に量産に着手して、２０１１年には５５０億ドル規模の世界市場を作り上げるだろう」と語った。

　また同社では当初、最も収益性の高い、高性能コンピュータ市場をターゲットとするが、その後はＰＣのメーンメモリーとして浸透させ、徐々にグラフィクスやモバイルＤＲＡＭチップ向けの新たなアプリケーション市場も開拓。これにより、現在同社のＤＲＡＭ売上げの４５％を占めるＰＣ市場を縮小し、非ＰＣ市場の売上げ比率を高める考えだ。

　５０ナノ技術では、８０ナノ技術より２倍、６０ナノ技術を使った場合より５５％多くＤＲＡＭを生産できる。また３Ｇトランジスタ構造により、リフレッシュタイム（再充電時間）が改善され、消費電力も減少。

　今回の５０ナノ技術によるＤＲＡＭチップの開発には、３次元トランジスタ技術ＲＣＡＴ、ＳＥＧほか、高誘電率（Ｈｉｇｈ―Ｋ）材料の多層化学蒸着技術が活用された。