041218_01ラティスセミコン

041218_01
　

日付		メーカー名	製品分類	分類	用途
12月18日	041218_01	ラティスセミコン	半導体集積回路	ドライバー・コントローラ	汎用

プログラマブルゼロ遅延クロック生成製品

　ラティスセミコンダクターはこのほど、プログラマブルなゼロ遅延クロック生成製品「ｉｓｐＣｌｏｃｋ」ファミリーにあらたに「ｉｓｐＣｌｏｃｋ５６００」を追加したと発表した。

新製品は、既存のｉｓｐＣｌｏｃｋ５５００とピン互換性を有し、高い性能を追加した。ＰＬＬ外部フィードバックをサポートし、入力クロックと生成した出力クロックとの位相同期を必要とする設計をサポートする。医療機器や計測機器などのローカル基板のクロックをセントラル・バックプレーン・クロックに同期させるようなアプリケーションや、マスタークロックをＡＳＩＣやＦＰＧＡに分配するような用途に最適である。

第1弾として10本出力の「ｉｓｐＣｌｏｃｋ５６１０」、20本出力の「ｉｓｐＣｌｏｃｋ５６２０」を出荷する。高性能クロック生成とユニバーサル・ファンアント・バッファを組み合わせている。オンチップ・ゼロ遅延クロック生成で最大5本のクロック周波数を提供し、ＰＬＬとクロック逓倍分周機能を用いて10Ｍヘルツから320Ｍヘルツの範囲を出力する。最大ピン間スキューが50ｐｓ、最大サイクルトゥーサイクル出力ジッタが60ｐｓ以下、ピリオドジッタが10ｐｓ（ｒｍｓ）以下である。

リファレンス入力とユニバーサル・ファンアウト・バッファはさまざまなシングルエンド、差動ロジック標準出力（ＬＶＣＭＯＳ、ＬＶＴＴＬ、ＨＳＴＬ、ＳＳＴＬ、ＬＶＤＳ、ＬＶＰＥＣＬ）をさまざまな電源電圧でサポートする。入力終端と個々の出力インピーダンスは配線インピーダンスに合致するように調整でき、高い特性の品質を提供する。　「ｉｓｐＣｌｏｃｋ５６２０」のパッケージは100ピンＴＱＦＰで提供され、価格は21.90ドル（1000個受注時の単価）。