040322_04日本アルテラ

040322_04
　

日付		メーカー名	製品分類	分類	用途
3月22日	040322_04	日本アルテラ	半導体集積回路	ASIC/ロジック/ゲートアレイ	汎用

FPGAデザインキット

　日本アルテラ（東京都新宿区西新宿6―5―1、日隈寛和社長）は、ケイデンス社のシステム・インターコネクト・デザイン・プラットフォーム「アレグロ」向けにＦＰＧＡ「ＳｔｒａｔｉｘＧＸ」デザイン・イン・キットの出荷を始めた。

同デザイン・イン・キットは、アレグロに対応する言語「ＤＭＬ」で記述されたマルチギガビット・ＳＥＲＤＥＳ（シリアライザー／デシリアライザー）デバイス・モデルを含め、評価済みモデル、トポロジー・ファイル、レイアウト制約、ＰＣＢレファレンス・データ、フットプリント、ドキュメンテーションなどを備えている。

アレグロはＬＳＩ内部のＩ／Ｏから、フリップチップのバンプ、パッケージ基板およびプリント基板まで、従来ばらばらに設計されていた領域で、データの整合性を取りながら協調設計を可能にする。最新のプリント基板には、ギガビット・イーサネットやファイバーチャンネルなど、通信速度が1Ｇｂｐｓを超える高速シリアルインターフェイスが搭載されている。アレグロを活用することで、設計者はＳｔｒａｔｉｘＧＸを使ったボードの設計期間を短縮できる。