040216_02
システムLSI 
ＮＥＣは、10Ｇヘルツで動作するシステムＬＳＩを実現可能にした並列クロック技術を開発した。パソコン用のＣＰＵに比べ約3倍の高速動作。デジタル家電や通信の基幹システム向けＬＳＩなどに同技術を適用していく計画。 新たに開発した並列クロック技術は、ＬＳＩ内部の各所に振り分けるクロックを、4本の線に分け、2.5Ｇヘルツのクロック信号で送る。各クロック信号は、立ち上がり時間をわずかにずらしてあり、使用する回路ブロックのなかで、4本の線で送られてきたクロックを合成する。 クロック信号を並列にした場合、各信号間での位相のズレが生じる可能性がある。このため同社は、隣り合うクロックの平均値を出力する位相補間技術も新たに開発、動作タイミングのズレをなくした。 90ナノＣＭＯＳ試作チップで、11平方ミリにクロック信号を分配し、動作実証したところ、10Ｇヘルツのクロック信号を1本の線で送ったときと同じ動作タイミングが得られたという。配線長が長くなるグローバル分配では、並列クロック技術を用い、各回路ブロックに近いところにクロック合成回路を設ける。 4本の線を合成すれば10Ｇヘルツ、2本の線を合成すれば5Ｇヘルツ、1本なら2.5Ｇヘルツと、各回路ブロックに最適なクロック信号の供給が可能となる。 現在のクロック分配技術では、10Ｇヘルツがクロック周波数の限界とされているが、今回開発した並列クロック技術を用いることで、2並列処理で20Ｇヘルツ、4並列ではそれ以上のクロック周波数を実現できる。 |
||||||||||||